Blog Brocade Japan

Brocade Packet Broker: ソフトウェアのパワーが決め手

by Jude Vedam on ‎05-08-2016 10:22 PM - last edited on ‎05-08-2016 10:56 PM by aokuhara (2,367 Views)

Brocade Blog 翻訳記事「Brocade Packet Broker: Leveraging Power of Software Jude Vedam

 

ネットワーク・パケット・ブローカは、これまでFPGAASICを使用する専用ハードウェアを実装することによって構築されてきました。 このようなハードウェアベースのパケット・ブローカは、あらかじめ決められた方法でパケットをライン・レートで処理する性能が優れています。つまり、入口から出口までのパケット間の遅延変動を予測可能な最小限に留めます。 現行のベンダーは、タイムスタンプやポート番号スタンプの設定機能や重複排除など、パケットの変更を応用した機能をハードウェアに数多く実装してきました。 FPGAには、GTP-CプロトコルとGTP-Uプロトコルのパケットの関連付けなど、リソースを大量に消費する機能も実装されています。

 

トレード・オフ - パフォーマンスと柔軟性

 

顧客にとってみれば、必ずしも優れたパフォーマンスが重要というわけではありません。 顧客には、調査や分析のためのプラットフォームを最適な状態で使用できる、機能豊富で柔軟なパケット・ブローカ・システムが求められています。 DPI機能セットを再利用したり、新しいオープン・ソースIDSシステムを試したりする目的で、SGiインタフェースとRADIUS/Diameterプロトコルを関連付けるという興味深いユース・ケースもあります。 また、新しいハンドセットが発売されるときに、ネットワーク内で実証されるまでは、特定のUE(ユーザ機器)からのトラフィックを監視したい、という例があるかもしれません。 もし、特定のeNodeBまたは複数のeNodeBのグループ、あるいは新たに開始されたサービスから送られるトラフィックを監視したいと顧客が希望したら、どうなるでしょうか。 結局、ネットワークは進化し、それと同時にユース・ケースも進化するのです。 監視のニーズは絶えず変化しています。その結果、パケット・ブローカ・レベルでのフィルタリングとプロトコルの相関関係が複雑化することになります。 FPGA/ASICベースのパケット・ブローカに新たな機能を追加することは、面倒な作業かもしれません。

 

この問題の最も重要なポイントは、関連付けやAPNベースのリダイレクションという複雑なアルゴリズムはソフトウェアに実装するのが最善なのに、現行のベンダーがこれをFPGAに実装しようとしていることです。 FPGAに新しい機能を追加することは容易ではありません。 FPGAの開発者に聞いてみてください。 開発者は、ゲート数や使用可能なリソース、新機能を追加したときに既存のステート・マシンに与えるタイミングの影響などについて心配するでしょう。 たとえFPGAに利用可能なリソースがたくさんあっても、新しい機能を追加するための納期は、ソフトウェアの場合よりも必ず長くなります。 このような理由から、FPGAベースのシステムは高価で柔軟性に乏しいものになります。

 

では、パケット・ブローカのインテリジェント性が十分に高く、各種ユーザ・プレーンとコントロール・プレーンのトラフィック・プロトコルを相互に関連付けることができ、あらゆる3GPPパラメータに基づくトラフィックをフィルタリングして、最終的には顧客が求めているトラフィックを正確に抽出して提供できるとしたらどうでしょうか。 分析するトラフィックの集まりが小さくなれば、コストはかなり安くなります。 ところが顧客は、アーキテクチャが完全にFPGAベースであり、本質的に柔軟性が欠如しているせいで、関心のあるトラフィック/KPIを取り出すために、高価なプローブ・レイヤーや分析ソリューションへの投資を強いられています。

 

x86ベースのアーキテクチャを見てください。 I/O帯域幅、CPUあたりのプロセッサ・コア数、メモリ容量という3つの要素はうなぎ上りに上昇していますが、パフォーマンスを基準とした価格は低下しています。 たとえば、市販のシングル・ポートPCIe x8 NICカードは、処理能力に見合った少ないCPUコアを搭載するサーバの入出力トラフィックを60 Gbpsでプッシュできます。 CPUコア数は増加しており、CPUソケットあたりのコア数は最大で18にまで達しています。 サーバには通常そのようなCPU2基搭載されており、ハイパースレッディングと組み合わせれば、パケットの処理に利用できるCPUコア数は72になります。 数年前まで、この種のハードウェアをNPUの領域から切り離すことはできませんでした。 しかし今日では、RAM容量が256 GB512 GBといった機器も珍しくはありません。 Intel DPDKなどのソフトウェア・フレームワークのおかげで、プログラマはこれらすべてのハードウェア・リソースを効果的かつ有意義な方法で使用できます。

4.Pic1.png

DellHPなどの15,000ドルの既製ハードウェアを利用して、200 Gbps以上のトラフィックをプッシュし処理することも夢ではないでしょう。

 

タイムスタンプの設定やパケット・レプリケーションなどの機能で、ハードウェアに実装した方が理にかなっていて安く上がるというものはほとんどありません。 むしろ、より高度な機能セットほどソフトウェアに実装する方が良いのです。

 

ハードウェアとソフトウェアのハイブリッド

 

話を本筋に戻しましょう。 標準的なパケット・ブローカがオペレータ・ネットワークにおいて解決する問題には、パフォーマンスと機能という2つの側面があります。 FPGAベースのパケット・ブローカで最大限の解決を図れるのは、1つの側面だけですが、 ハイブリッド・アーキテクチャを備えたBrocade Packet Brokerは、両方の側面に最大限の対応を図っています。

 

Brocade Packet Brokerは、FPGAベースの独自ハードウェア・アーキテクチャを活かしたパケット・ブローカで、x86サーバ・アーキテクチャ向けに全体的なパフォーマンスが最適化されたBrocade Session Directorソフトウェアとの組み合わせで機能します。 このアーキテクチャを選んだことで、柔軟性の非常に高いパケット・ブローカが生まれました。プロトコルのあらゆる組み合わせに対応する関連付けや、FPGA/ASICベースのシステムでは一切実現できなかったフィルタリングとリダイレクションの用途など、興味深いユース・ケースに利用できます。 新しい機能の追加も、このアーキテクチャならより短時間かつ低コストで実現できます。 そして何より優れた点は、顧客がムーアの法則に基づいて成長できることでしょう。